PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-050488

(43)Date of publication of application: 21.02.1995

H05K 3/46 H01F 17/00

H01G H01G 4/30

(21)Application number: 05-194863

(71)Applicant:

MURATA MFG CO LTD

(22)Date of filing:

05.08.1993

(72)Inventor:

SAKAI NORIO KUBOTA KENJI

(54) LAYERED ELECTRONIC COMPONENT, ITS MANUFACTURE AND ITS CHARACTERISTIC MEASURING **METHOD**


(57)Abstract:

(51)Int.CI.

PURPOSE: To provide layered electronic component one main surfaces of which can be widely used as the mounting surfaces of other electronic

components for hybridization.

CONSTITUTION: A mother layered body 17 from which multiple layered electronic components 10 are obtained by cutting the layered body 17 along prescribed cutting lines is prepared and grooves 18 are formed on the layered body 17 along the cutting lines. After fitting external electrodes 15 to side faces of the grooves 18, the layered body 17 is cut into individual layered electrode components 10 along the grooves 18. Therefore, many layered electronic components can be efficiently manufactured and, at the same time, the characteristics of the individual electronic components can be efficiently measured before cutting the mother layered body.



LEGAL STATUS

[Date of request for examination]

23.05.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2870371

[Date of registration]

08.01.1999

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-50488

(43)公開日 平成7年(1995)2月21日

(51) Int. Cl. 6		識別記号	庁内整理番号	FI	技術表示箇所
H 0 5 K	3/46	Q	6921-4 E		
H 0 1 F	17/00	D	8123 – 5 E		
· H01G	4/30	301 B	9174-5 E		
		311 E	9174 – 5 E		
	審査記	請求 未請求	請求項の数4	OL	(全6頁)
(21)出願番号	特願平5-194863			(71)出願人	000006231
					株式会社村田製作所
(22) 出願日	平成5年(1993)8月5日				京都府長岡京市天神二丁目26番10号
				(72)発明者	酒井 範夫
		·			京都府長岡京市天神二丁目26番10号 株式
					会社村田製作所内
				(72)発明者	窪田 憲二
					京都府長岡京市天神二丁目26番10号 株式
					会社村田製作所内
				(74)代理人	弁理士 深見 久郎 (外2名)


(54) 【発明の名称】積層電子部品、その製造方法およびその特性測定方法

(57)【要約】

【目的】 一方の主面を複合化のための他の電子部品の 実装面として広く利用できる積層電子部品を提供する。

【構成】 所定の切断線に沿って切断することにより複数の積層電子部品10を得るためのマザー積層体17を準備し、切断線に沿ってマザー積層体17に溝18を形成する。溝18の側面上に外部電極15を付与した後、マザー積層体17を溝18の位置において分割し、個々の独立した複数の積層電子部品10を得る。

【効果】 多数の積層電子部品を能率的に製造することができるとともに、マザー積層体の状態で個々の積層電子部品の特性測定を能率的に行なうことができる。



2

【特許請求の範囲】

【請求項1】 内部回路要素を介在させた状態で複数の 絶縁性シートが積層されてなるものであって、相対向す る第1および第2の主面とこれら主面間を連結する側面 とを備える積層体、ならびに前記内部回路要素に電気的 に接続されかつ前記積層体の外表面上に形成される外部 電極を備える、積層電子部品において、

1

前記外部電極は、前記積層体の側面上における厚み方向 の途中から前記第1の主面側にのみ延びるように形成さ れていることを特徴とする、積層電子部品。

【請求項2】 所定の切断線に沿って切断することによって複数の積層電子部品が得られるものであって、前記切断線によって区画される各領域に個々の前記積層電子部品のための内部回路要素を分布させるように、これら内部回路要素を介在させた状態で複数のマザー絶縁性シートが積層されてなる、マザー積層体を準備し、

前記切断線に沿って前記マザー積層体に溝を形成し、 前記内部回路要素に電気的に接続されるように前記溝の 側面上に外部電極を付与し、

前記マザー積層体を前記溝の位置において分割する、各 20 工程を備える、積層電子部品の製造方法。

【請求項3】 所定の切断線に沿って切断することによって複数の積層電子部品が得られるものであって、前記切断線によって区画される各領域に個々の前記積層電子部品のための内部回路要素を分布させるように、これら内部回路要素を介在させた状態で複数のマザー絶縁性シートが積層されてなる、マザー積層体を準備し、

前記切断線に沿って前記マザー積層体に溝を形成し、 前記内部回路要素に電気的に接続されるように前記溝の 側面上に外部電極を付与し、

その状態で、前記外部電極を介して個々の積層電子部品 の電気的特性を測定する、各工程を備える、積層電子部 品の特性測定方法。

【請求項4】 所定の切断線に沿って切断することによって複数の積層電子部品が得られるものであって、前記切断線に沿って溝が形成されていて、前記切断線によって区画される各領域に個々の前記積層電子部品のための内部回路要素を分布させるように、これら内部回路要素を介在させた状態で複数のマザー絶縁性シートが積層されてなる、マザー積層体、および前記内部回路要素に電 40気的に接続されるように前記溝の側面上に付与された外部電極を備える、積層電子部品の集合体。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、内部回路要素を内部 に配置した積層電子部品、その製造方法およびその特性 測定方法に関するもので、特に、積層電子部品における 外部電極の形成態様の改良に関するものである。

[0002]

【従来の技術】たとえば、積層コンデンサ、積層インダ 50

クタ、多層回路基板、多層複合電子部品で代表される積 層電子部品は、導電膜および/または抵抗膜のような内 部回路要素を介在させた状態で複数の絶縁性シートが積 層されてなる積層体を備える。絶縁性シートとしては、 典型的には、セラミックシートが用いられる。

【0003】図6は、この発明にとって興味ある従来の 積層電子部品1の外観を示す斜視図である。積層電子部 品1は、内部回路要素(図示せず)を介在させた状態で 複数の絶縁性シートが積層されてなる積層体2を備え 10 る。積層体2のたとえば4つの側面には、それぞれ、外 部電極3が形成される。これら外部電極3は、積層体2 の内部に位置する内部回路要素と電気的に接続される。 外部電極3は、適当な金属膜を、積層体2の各側面の特 定の箇所に付与することにより形成されるが、このと き、積層体2の上下の主面にも、必然的に、外部電極3 の一部が比較的広い面積で延びるようになる。

【0004】このような積層電子部品1は、チップ状の 形態で、外部電極3を介して適宜の回路基板上に表面実 装される。

0 [0005]

30

【発明が解決しようとする課題】しかしながら、上述した積層電子部品1において、外部電極3は、積層体2の上下の主面にまで比較的広い面積で延びるように形成されているため、このような積層電子部品1のいずれかの主面に、別の電子部品を実装して複合化を図ろうとする場合、このような別の電子部品の配置可能な面積が制約される。

【0006】また、積層電子部品1を製造しようとするとき、個々の積層電子部品1のための独立した積層体2を用意してから、上述した外部電極3を形成するだけでなく、必要に応じて、表面に抵抗膜を形成したり、この抵抗膜をトリミングしたり、電気的特性を測定したり、オーバーコートを形成したり、前述したように別の電子部品を実装したりすることなどが行なわれる。しかしながら、これらの積層電子部品1の製造に伴う各工程を、個々の独立した積層体2について高精度をもって実施するのは比較的煩雑かつ困難であり、特に多数の積層電子部品1を得ようとする場合、より能率的な方法の実現が望まれる。

【0007】それゆえに、この発明の目的は、複合化の ために別の電子部品を実装するための面積をより広く与 えることができる積層電子部品を提供しようとすること である。

【0008】この発明の他の目的は、複数の積層電子部品を能率的に製造できる方法を提供しようとすることである。

【0009】この発明のさらに他の目的は、複数の積層電子部品の特性測定を能率的に行なえる方法を提供しようとすることである。

[0010]

10

[0018]

【課題を解決するための手段】この発明による積層電子部品は、内部回路要素を介在させた状態で複数の絶縁性シートが積層されてなるものであって、相対向する第1 および第2の主面とこれら主面間を連結する側面とを備える積層体、ならびに、前記内部回路要素に電気的に接続されかつ積層体の外表面上に形成される外部電極を備えるものであって、上述した技術的課題を解決するため、外部電極が、積層体の側面上における厚み方向の途中から前記第1の主面側にのみ延びるように形成されていることを特徴としている。

【0011】この発明による積層電子部品の製造方法は、所定の切断線に沿って切断することによって複数の積層電子部品が得られるものであって、切断線によって区画される各領域に個々の積層電子部品のための内部回路要素を分布させるように、これら内部回路要素を介在させた状態で複数のマザー絶縁性シートが積層されてなる、マザー積層体を準備する工程と、切断線に沿ってマザー積層体に溝を形成する工程と、前記内部回路要素に電気的に接続されるように溝の側面上に外部電極を付与する工程と、マザー積層体を溝の位置において分割する工程とを備えている。

【0012】この発明による積層電子部品の特性測定方法は、所定の切断線に沿って切断することによって複数の積層電子部品が得られるものであって、切断線によって区画される各領域に個々の積層電子部品のための内部回路要素を分布させるように、これら内部回路要素を介在させた状態で複数のマザー絶縁性シートが積層されてなる、マザー積層体を準備する工程と、切断線に沿ってマザー積層体に溝を形成する工程と、内部回路要素に電気的に接続されるように溝の側面上に外部電極を付与す30る工程と、その状態で、外部電極を介して個々の積層電子部品の電気的特性を測定する工程とを備えている。

【0013】上述した積層電子部品の製造方法の途中または特性測定方法においてとる積層電子部品の形態、すなわち、溝が形成されたマザー積層体からなる積層電子部品の集合体は、そのまま、出荷時の形態とすることもできる。

[0014]

【発明の作用および効果】この発明に係る積層電子部品によれば、外部電極が積層体の側面上における厚み方向の途中から第1の主面側にのみ延びるように形成されているので、積層体の少なくとも第2の主面の全域を、複合化のための他の電子部品の実装面として広く利用することができる。そのため、部品実装の高密度化を図ることができる。

【0015】次に、この発明に係る積層電子部品の製造 方法によれば、複数の積層電子部品を与えるマザー積層 体の状態で、外部電極の付与を行なうことができ、ま た、必要に応じて、抵抗膜の形成、そのトリミング、オ ーバーコート形成、複合化のための別の電子部品の実装 50

等を行なうことができるので、これらの工程を高い精度 をもって能率的に行なうことができる。したがって、多 数の積層電子部品を製造しようとするとき、この発明に 係る製造方法が特に有利に適用される。

【0016】次に、この発明に係る積層電子部品の特性 測定方法によれば、複数の積層電子部品を与えるマザー 積層体に溝を形成することにより、複数の積層電子部品 が電気的に互いに独立した状態となり、外部電極につい ても各積層電子部品ごとに電気的に互いに独立した状態 であるので、個々の積層電子部品の電気的特性を、マザ 一積層体として機械的に一体化された状態のまま測定す ることができる。したがって、機械的に独立した複数の 積層電子部品を取扱う必要がなく、たとえばスクリーニ ングすることにより、能率的に多数の積層電子部品の電 気的特性を測定することができる。

【0017】また、上述した製造方法の途中の形態、すなわち上述した特性測定を実施するための形態である、溝が形成されたマザー積層体を備える積層電子部品の集合体は、そのまま、出荷時の形態とすれば、需要者側において、マザー積層体を溝に沿って分割するだけで、そこから個々の積層電子部品を取出すことができる。この場合、個々の積層電子部品は、その特性測定をすでに終えておくことができるので、問題なく実装に供することができるとともに、積層電子部品の集合体は、個々の積層電子部品がばらばらの状態にある場合に比べて、その梱包および取扱いが容易である点に注目すべきである。

【実施例】図1は、この発明の一実施例による積層電子部品10の外観を示す斜視図である。積層電子部品10は、図示したチップ状の形態で適宜の回路基板上に実装されるが、図1では、このような回路基板側に向けられる主面11を上方に向けた状態で、積層電子部品10が図示されている。

【0019】積層電子部品10は、内部回路要素(図示せず)を介在させた状態で複数の絶縁性シートが積層されてなる積層体12を備える。積層体12は、前述した第1の主面11に加えて、この主面11に対向する第2の主面13、ならびにこれら主面11および13間を連結する側面14を備える。積層体12のたとえば4つの側面14の各々には、外部電極15が付与される。これら外部電極15は、図示しないが、内部回路要素に電気的に接続されている。なお、積層体12の側面14には、段差16が形成されているが、このような段差16が形成される理由は、以下の製造方法の説明から明らかになる。

【0020】上述したような積層電子部品10を得るため、図2および図3にそれぞれ一部のみを図示するようなマザー積層体17が用意される。マザー積層体17には、溝18が形成されている。マザー積層体17は、この溝18の位置に対応する切断線(図示せず)に沿って

切断することにより複数の積層電子部品10を与えるも のであって、切断線によって区画される各領域に個々の 積層電子部品10のための内部回路要素19および20 を分布させるように、これら内部回路要素19および2 0を介在させた状態で複数のマザー絶縁性シートが積層 されてなるものである。なお、図示した内部回路要素1 9および20は、一例にすぎず、内部回路要素として は、これらのほか、導電膜および/または抵抗膜からな るもの、ビアホールによって与えられるものなどがあ

【0021】上述したようなマザー積層体17を得るた め、たとえば、以下のような工程が実施される。なお、 この実施例では、セラミックシートからなるマザー絶縁 性シートを積層することにより、マザー積層体17が与 えられる。

【0022】まず、ドクターブレード法などにより、シ ート成形を行ない、マザー絶縁性シートとなるべきセラ ミックグリーンシートを得る。これらセラミックグリー ンシートの特定のものには、必要に応じて、内部回路要 素19おび20等となるべき導電膜および/または抵抗 膜、さらにはビアホールが形成される。次に、マザー絶 縁性シートが積み重ねられ、プレスされる。これによっ て、マザー積層体17が得られる。

【0023】次に、マザー積層体17には、溝18がた とえばダイシングソーによって形成される。この溝18 の形成によって、溝18で囲まれた個々の積層電子部品 10となるべき部分は、互いに他のものに対して電気的 に独立した状態となる。

【0024】次に、溝18の側面上に外部電極15が付 与される。この外部電極15の付与は、たとえば、適当 な金属ペーストをディスペンサによって塗布することに より形成され、金属ペーストは、その後、乾燥される。 これら外部電極15は、互いに他のものと接触しないよ うに付与されているので、電気的に互いに独立した状態 となっている。この実施例では、図3によく示されてい るように、外部電極15は、溝18の底面に接する位置 からマザー積層体17の上方主面11にまで延びるよう に形成されている。また、図2および図3には、外部電 極15と内部回路要素19とが電気的に接続されている 状態が図示されている。

【0025】次に、好ましくは、溝18の底面とそれに 対向するマザー積層体17の下方主面13とに、それぞ れ、スリット21および22が形成される。スリット2 1および22は、いずれか一方が省略されてもよい。

【0026】次に、マザー積層体17は、マザー絶縁性 シートを構成するセラミックを焼結させるため、焼成さ れる。その後、必要に応じて、マザー積層体17の表面 に、導電膜および/または抵抗膜が形成され、また、オ ーバーコートが施され、また、ソルダーレジストが付与 されたりする。また、必要に応じて、外部電極15また 50 ビームを適用すればよい。なお、このようなダイシング

は他の導電膜上にめっきが施される。

【0027】以上の工程を終えたとき、マザー積層体1 7に含まれる複数の積層電子部品10は、互いに他のも のに対して電気的に独立しているので、外部電極15を 介して、個々の積層電子部品10の電気的特性を測定す ることができる。

【0028】このように、電気的特性が測定された後、 良品と判断された積層電子部品10には、必要に応じ て、複合化のための他の電子部品が実装される。この実 10 装は、図1に示した積層体12の第2の主面13側で行 なわれる。なお、積層電子部品10の出荷をこの段階で 行なってもよい。

【0029】次に、機械的に独立した複数の積層電子部 品10を得るため、マザー積層体17は、溝18の位置 において完全に分割される。この分割は、チョコレート を割るように、マザー積層体17を溝18に沿って割る ことによって容易に達成される。前述したスリット21 および22は、このような分割をより容易にする。

【0030】このようにして、図1に示した積層電子部 品10が得られる。以上述べた説明からわかるように、 段差16は、前述した溝18の形成の結果もたらされた ものである。

【0031】次に、積層電子部品10は、必要に応じ て、ケーシングされる。このケーシングは、積層体12 の第2の主面13上に他の電子部品が実装されたとき、 これを覆うものである。

【0032】上述した積層電子部品10の製造方法は、 次のように変更することもできる。たとえば、焼成工程 は、スリット21および22の形成工程より前に実施さ 30 れてもよく、また、外部電極15の付与工程より前、さ らには溝18の形成工程より前に実施されてもよい。焼 成工程の後で、外部電極15を付与するとき、このよう な外部電極15は蒸着またはスパッタリング等により形 成されてもよい。また、焼成工程の後で、スリット21 および22が形成されるときには、これらスリット21 および22は、レーザを用いて形成されることができ

【0033】また、スリット21および22を形成した 後、外部電極15が付与されてもよい。また、スリット 21および22を予め形成しておくことなく、マザー積 層体17を溝18に沿って割ってもよく、また、溝18 を形成したダイシングソーより薄い刃厚のダイシングソ ーによって、溝18の底面とマザー積層体17の下方主 面13との間の部分を切断してもよい。

【0034】また、外部電極15は、これらを付与した 段階では、隣合う積層電子部品10間においてつながっ た状態となっていてもよい。これら外部電極15を互い に他のものに対して電気的に独立させるため、たとえば 溝18の幅より薄い刃厚のダイシングソーまたはレーザ ソーまたはレーザビームの適用によって、スリット21 をも同時に形成するようにしてもよい。


【0035】図4および図5は、それぞれ、この発明の他の実施例に従って用意されたマザー積層体17aおよび17bを示す、図3に相当の図である。図4および図5において、図3に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

【0036】図4および図5に示す実施例は、それぞれ、外部電極15aおよび15bの形成態様に特徴がある。すなわち、図4に示した外部電極15aおよび図5 10に示した外部電極15bは、いずれも、溝18の底面にまで届いていない。これによって、隣合う積層電子部品10間において外部電極15aおよび15bがそれぞれ不用意にも導通状態となることを確実に防止することができる。


【0037】また、図5に示した外部電極15bは、第1の主面11にまで届いていない。したがって、この実施例によれば、外部電極15bに干渉されることなく、この第1の主面11をも、他の電子部品のための実装面として広く利用することができる。

【0038】なお、この発明において、絶縁性シートは、セラミックシートに限らず、他の材料からなるシートに置き換えられてもよい。

【図1】



【図3】



【図面の簡単な説明】

【図1】この発明の一実施例による積層電子部品10の 外観を示す斜視図である。

8

【図2】図1に示した積層電子部品10を得るために準備されるマザー積層体17の一部を示す斜視図である。

【図3】図2に示したマザー積層体17の外部電極15 が形成された部分を拡大して示す断面図である。

【図4】この発明の他の実施例に従って準備されたマザ 一積層体17aを示す、図3に相当の図である。


【図5】この発明のさらに他の実施例に従って準備されたマザー積層体17bを示す、図3に相当の図である。

【図6】この発明にとって興味ある従来の積層電子部品 1の外観を示す斜視図である。


【符号の説明】

- 10 積層電子部品
- 11 第1の主面
- 12 積層体
- 13 第2の主面
- 14 側面
- 20 15, 15a, 15b 外部電極
 - 17, 17a, 17b マザー積層体
 - 18 溝
 - 19,20 内部回路要素


【図2】



【図4】



【図5】



【図6】

